(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

特開平6-268452

(43)公開日 平成6年(1994)9月22日

(51)Int.Cl.5

識別記号

庁内整理番号

技術表示箇所

H 0 3 F

1/00 3/45 Z 7350-5 J

Z 7436-5 J

審査請求 未請求 請求項の数3 OL (全 7 頁)

(21)出願番号

特願平5-55824

(22)出願日

平成5年(1993)3月16日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目 2番 3号

(72)発明者 月川 靖彦

兵庫県伊丹市瑞原 4丁目 1番地 三菱電機

株式会社エル・エス・アイ研究所内

(72)発明者 中尾 浩之

兵庫県伊丹市瑞原 4丁目 1 番地 三菱電機

株式会社北伊丹製作所内


(74)代理人 弁理士 深見 久郎 (外3名)

(54)【発明の名称】 レベル変換回路

(57)【要約】

【目的】 入出力信号のレベル反転時に流れる貫通電流 が極めて小さなレベル変換回路を提供する。

【構成】 端子1,2間にPチャネルMOSトランジスタ3,4およびNチャネルMOSトランジスタ5の直列体と、PチャネルMOSトランジスタ6,7およびNチャネルMOSトランジスタ8の直列体とを並列に接続する。トランジスタ4,5のゲートに入力信号VIN1を入力し、トランジスタ7,8のゲートに入力信号VIN2を入力する。トランジスタ4,5間のノードN1から出力信号VOUT1を取出してトランジスタ6のゲートに入力し、トランジスタ7,8間のノードN2から出力信号VOUT2を取出してトランジスタ3のゲートに入力する。



20

2

【特許請求の範囲】

【請求項1】 第1の電位と、該第1の電位よりも高い第2の電位と、該第2の電位よりも高い第3の電位とを用いる半導体装置において、前記第1の電位と第2の電位との間でレベルが変化する入力信号を前記第1の電位と第3の電位との間でレベルが変化するようにレベル変換するレベル変換回路であって、

それぞれが前記第3および第1の電位の間に直列接続される第1の導電形式の第1の電界効果トランジスタと、第1の導電形式の第2の電界効果トランジスタと、第2の導電形式の第3の電界効果トランジスタ、および前記第2の電界効果トランジスタと前記第3の電界効果トランジスタの接続点と、前記第1の電界効果トランジスタの制御電極との間に接続されるラッチ回路を備え、

前記入力信号を前記第2および第3の電界効果トランジスタのそれぞれの制御電極に与え、前記ラッチ回路からレベル変換された信号を出力することを特徴とする、レベル変換回路。

【請求項2】 前記第1の電位は接地電位であり、前記第3の電位が前記半導体装置の内部で発生される電位であり、前記第1の電界効果トランジスタの第1の電極を前記第3の電位に接続し、第1の電界効果トランジスタの第2の電極に接続し、第2の電界効果トランジスタの第2の電極と前記第3の電界効果トランジスタの第2の電極を接続し、第3の電界効果トランジスタの第1の電極を前記第1の電位に接続したことを特徴とする請求項1に記載のレベル変換回路。

【請求項3】 前記第1の電位が接地電位であり、前記 第3の電位が前記半導体装置の内部で発生される電位で あり、前記第1の電界効果トランジスタの第1の電極を 前記第3の電位に接続し、第1の電界効果トランジスタ の第2の電極を前記第2の電界効果トランジスタの第1 の電極に接続し、第1の電界効果トランジスタの第2の 電極と前記第3の電界効果トランジスタの第2の 電極と前記第3の電界効果トランジスタの第2の 電極と前記第3の電界効果トランジスタの第2の 電極と前記第3の電界効果トランジスタの第2の 電極と前記第3の電界効果トランジスタの を接続し、制御信号に応じて第3の電界効果トランジスタ の第1の電極に与える第1の電位を第2の電位に切換え るための論理回路を含むことを特徴とする請求項1に記 載のレベル変換回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、レベル変換回路に関し、特に、第1の電位と、第1の電位よりも高い第2の電位と、第2の電位よりも高い第3の電位とを用いる半導体装置において、第1の電位と第2の電位との間でレベルが変化する入力信号を第1の電位と第3の電位との間でレベルが変化するようにレベル変換するレベル変換回路に関する。

[0002]

【従来の技術】図5は従来のレベル変換回路Cの電気回 50

路図である。このレベル変換回路Cは、接地電位GND (第1の電位)と電源電位 V_{CC} (第2の電位; $V_{CC}>G$ ND)との間に接続され、内部で高電源電位 V_{PP}(第3 の電位;Vpp>Vcc)を発生する半導体装置内に設けら れており、PチャネルMOSトランジスタ33のソース は高電位電源端子31に接続され、そのドレインはノー ドN31を介してNチャネルMOSトランジスタ34の ドレインに接続され、NチャネルMOSトランジスタ3 4のソースは接地端子32に接続されている。また、P チャネルMOSトランジスタ35のソースは高電位電源 端子31に接続され、PチャネルMOSトランジスタ3 5のドレインはノードN32を介してNチャネルMOS トランジスタ36のドレインに接続され、NチャネルM OSトランジスタ36のソースは接地端子32に接続さ れている。 PチャネルMOSトランジスタ33のゲート はノードN 3 2に接続され、PチャネルMOSトランジ スタ35のゲートはノードN31に接続されている。

【0003】接地電位GNDと電源電位VCCとの間でレベルが変化する第1の入力信号VIN1がNチャネルMOSトランジスタ34のゲートに入力され、第1の入力信号VIN1と相補な第2の入力信号VIN2がNチャネルMOSトランジスタ36のゲートに入力され、接地電位GNDと高電源電位VPPとの間でレベルが変化する第1の出力信号Vout1がノードN31から出力され、第1の出力信号Vout1と相補な第2の出力信号Vout2がノードN32から出力される。

【0004】図6は図5に示したレベル変換回路Cの動作を示すタイムチャートであり、図6 (a) は第1の入力信号VIN1を示し、図6 (b) は第2の入力信号VIN2を示し、図6 (c) は第1の出力信号VOUT1を示し、図6 (d) は第2の出力信号VOUT2を示し、図6 (e) はトランジスタ33,34を流れる電流 I_{31} を示し、図6 (f) はトランジスタ35,36を流れる電流 I_{32} を示している。

【0005】図6を参照して、時刻toにおいて第1の入力信号VIN1は接地電位GND、第2の入力信号VIN2は電源電位Vccであるとする。第2の入力信号VIN2が電源電位VccであるからNチャネルMOSトランジスタ36はオンしており、ノードN32は接地電位GNDになっている。したがって、第2の出力信号Vout2およびPチャネルMOSトランジスタ33のゲートは接地電位GNDであり、PチャネルMOSトランジスタ33のがートは接地電位GNDであるからNチャネルMOSトランジスタ34はオフしており、ノードN31は高電源電位Vppになっている。したがって、第1の出力信号Vout1およびPチャネルMOSトランジスタ35のゲートは高電源電位Vppであり、PチャネルMOSトランジスタ35はオフしている。

 ${\cal P}$ 【0006】次いで、時刻 ${\sf t}_1$ において第1の入力信号

4

NV IN1 が電源電位 VCC、第1の入力信号 VIN2 が接地電位 GNDに変化したとする。これにより、NチャネルMOSトランジスタ34がオン、NチャネルMOSトランジスタ36がオフし、ノードN31の電位すなわち第1の出力信号 VOUT1が高電源電位 VPP から接地電位 GND へ徐々に降下していき、PチャネルMOSトランジスタ35がオンすると、ノードN32は高電源電位 VPPとなる。したがって、第2の出力信号 VOUT2 およびPチャネルMOSトランジスタ33がオフする。PチャネルMOSトランジスタ33がオフする。PチャネルMOSトランジスタ33がオフする。PチャネルMOSトランジスタ33がオフすると、ノードN31は接地電位 GNDとなり、第1の出力信号 VOUT1 は接地電位 GNDとなる。

【0007】したがって、このレベル変換回路Cによれば、接地電位GNDと電源電位 V_{CC} との間でレベルが変化する入力信号 V_{IN1} , V_{IN2} を接地電位GNDと高電源電位 V_{PP} との間でレベルが変化する出力信号 V_{OUT1} , V_{OUT2} に変換することができる。

[0008]

【発明が解決しようとする課題】しかしながら、このレベル変換回路Cにあっては、出力信号Vouti, Vout2のレベルが変化する時刻 t1 から時刻 t2 までの間でPチャネルMO Sトランジスタ 3 3と NチャネルMO Sトランジスタ 3 4 の両方がオンするため、図 6 (e)に示すように、その間PチャネルMO Sトランジスタ 3 4 を介して高電位電源端子 3 1 から接地端子 3 2 に大きな貫通電流が流れるという問題があった。その結果、高電位電源の電流供給能力以上の電流が流れ、高電源電位 Vppの電位降下が生じていた。

【0009】それゆえに、この発明の主たる目的は、入 出力信号のレベル反転時に流れる貫通電流が極めて小さ なレベル変換回路を提供することである。

[0010]

【課題を解決するための手段】この発明は第1の電位と、該第1の電位よりも高い第2の電位と、該第1の電位とりも高い第2の電位とを用いる半導体装置にが第2の電位とを用いる半導体装置にがが変化するの電位との間でレベルででは、前記第1の電位と第3の電位との間でしたが変化するようにレベル変換するレベルで変換するレベルが変化するようにレベル変換するレベルでのででであって、それぞれが前記第3の電外効果トランジスタの接続では、第1の電界効果トランジスタの接続はできる。第2の事電をと、第1の電界効果トランジスタの接続はできる。前記第2の場間をといいます。前記入力信号を前記第3の電界が表しています。前記入力信号を前記第3の電界が表しています。前記入力信号を前記第3の電界が表しています。前記入力信号をから表しています。前記入力信号をから表しています。前記入力信号をから表しています。前記入力信号をから表しています。前記入力信号をから表しています。前記入力信号をが開きませばまります。

からレベル変換された信号を出力するように構成される。

【0011】また、前記第1の電位は接地電位であり、前記第3の電位が前記半導体装置の内部で発生される電位であり、前記第1の電界効果トランジスタの第1の電極を前記第3の電位に接続し、第1の電界効果トランジスタの第1の電極に接続し、第2の電界効果トランジスタの第2の電極と前記第3の電界効果トランジスタの第2の電極と前記第3の電界効果トランジスタの第1の電極を接続し、第3の電界効果トランジスタの第1の電極を接続し、第3の電界効果トランジスタの第1の電極を前記第1の電位に接続してもよい。

【0012】また、前記第1の電位が接地電位であり、前記第3の電位が前記半導体装置の内部で発生される電位であり、前記第1の電界効果トランジスタの第1の電極を前記第3の電位に接続し、第1の電界効果トランジスタの第1の電極に接続し、第2の電界効果トランジスタの第2の電極と前記第3の電界効果トランジスタの第2の電極と前記第3の電界効果トランジスタの第2の電極を接続し、制御信号に応じて第3の電界効果トランジスタの第1の電極に与える第1の電位を第2の電位に切換えるための論理回路を含めてもよい。

[0013]

【作用】この発明にかかるレベル変換回路にあっては、第3の電位と第1の電位との間に第1の導電形式の第1 および第2の電界効果トランジスタと第2の導電形式の第3の電界効果トランジスタとを接続し、第2および第3の電界効果トランジスタの制御電極に入力信号を入力する。したがって、入力信号のレベルが反転したときに導電形式の異なる第2および第3の電界効果トランジスタが同時にオンまたはオフする。よって、レベルの反転時に第3の電位と第1の電位の間に流れる貫通電流を極めて小さくすることができる。

【0014】また、第3の電位と第1の電位との間に第1、第2および第3の電界効果トランジスタのみを接続し、第1の電位を接地電位とし、第3の電位を半導体装置内において第2の電位から昇圧された電位とすれば、回路構成を簡単化することができる。また、この場合もレベルが反転するときに流れる貫通電流を極めて小さくすることができるので、第3の電位の電位降下が生ずることがない。

【0015】また、制御信号に応じて第3の電界効果トランジスタの第1の電極に与える第1の電位を第2の電位に切換えるための論理回路を含めれば、制御信号に応じて第3の電界効果トランジスタを常時オフにすることができ、制御信号によってレベル変換回路を非能動化させたり、能動化させたりすることができる。

[0016]

え、前記入力信号を前記第2および第3の電界効果トラ 回路Aの電気回路図である。このレベル変換回路Aは、 ンジスタのそれぞれの制御電極に与え、前記ラッチ回路 50 従来例と同様に接地電位GNDと電源電位Vcc(Vcc)

GND)の間に接続され、内部で高電源電位Vpp(Vpp >Vcc)を発生する半導体装置内に設けられており、P チャネルMOSトランジスタ3のソースは高電位電源端 子1に接続され、PチャネルMOSトランジスタ3のド レインはPチャネルMOSトランジスタ4のソースに接 続され、PチャネルMOSトランジスタ4のドレインは ノードN1を介してNチャネルMOSトランジスタ5の ドレインに接続され、NチャネルMOSトランジスタ5 のソースは接地端子2に接続されている。

【0017】また、PチャネルMOSトランジスタ6の ソースは高電位電源端子1に接続され、PチャネルMO Sトランジスタ6のドレインはPチャネルMOSトラン ジスタ7のソースに接続され、PチャネルMOSトラン ジスタ7のドレインはノードN2を介してNチャネルM OSトランジスタ8のドレインに接続され、Nチャネル MOSトランジスタ8のソースは接地電位端子2に接続 されている。PチャネルMOSトランジスタ3のゲート はノードN2に接続され、PチャネルMOSトランジス タ6のゲートはノードN1に接続されている。

【0018】接地電位GNDと電源電位Vccの間でレベ ルが変化する第1の入力信号VIN1がPチャネルMOS トランジスタ4およびNチャネルMOSトランジスタ5 のゲートに入力され、第1の入力信号 $V_{
m IN1}$ と相補な第 2の入力信号V_{IN2} が PチャネルMOSトランジスタ 7 およびNチャネルMOSトランジスタ8のゲートに入力 され、接地電位GNDと高電源電位Vppの間でレベルが 変化する第1の出力信号 $oldsymbol{\mathsf{V}}_{\mathsf{OUT}1}$ がノード $oldsymbol{\mathsf{N}}$ $oldsymbol{\mathsf{1}}$ から出力さ れ、第1の出力信号V_{OUT1}と相補な第2の出力信号V OUT2がノードN2から出力される。

【0019】つまり、PチャネルMOSトランジスタ 6, 7およびNチャネルMOSトランジスタ8はノード N1とPチャネルMOSトランジスタ3のゲートの間に 接続されたラッチ回路となっており、PチャネルMOS トランジスタ 3、 4 および N チャネルMOSトランジス タ5はノードN2とPチャネルMOSトランジスタ6の ゲートに接続されたラッチ回路となっている。図2は図 1に示したレベル変換回路Aの動作を示すタイムチャー トであり、図2(a)は第1の入力信号 $V_{ ext{IN1}}$ を示し、 図2 (b) は第2の入力信号V_{IN2} を示し、図2 (c) は第1の出力信号VouT1を示し、図2(d)は第2の出 力信号Vouriを示し、図2(e)はトランジスタ3, 4, 5に流れる電流 I₁ を示し、図2 (f) はトランジ スタ6, 7, 8に流れる電流 12 を示している。

【0020】図2を参照して、時刻 to において第1の 入力信号V_{IN1} は接地電位GND、第2の入力信号V IN2 は電源電位 Vccであるとする。第2の入力信号 V IN2 が電源電位VccであるからPチャネルMOSトラン ジスタ7がオフ、NチャネルMOSトランジスタ8がオ ンしており、ノードN 2は接地電位GNDになってい

ルMOSトランジスタ3のゲートは接地電位GNDであ り、PチャネルMOSトランジスタ3はオンしている。 【0021】一方、第1の入力信号V_{IN1} が接地電位G NDであるからPチャネルMOSトランジスタ4がオ ン、NチャネルMOSトランジスタ5がオフしており、 ノードN1は高電源電位Vppになっている。したがっ て、第1の出力信号Vou丁iおよびPチャネルMOSトラ ンジスタ6のゲートは高電源電位 V ppであり、 P チャネ ルMOSトランジスタ6はオフしている。

【0022】次いで、時刻 t1 において第1の入力信号 $m V_{IN1}$ が電源電位 $m V_{CC}$ に、第2の入力信号 $m V_{IN2}$ が接地 電位GNDに変化したとする。第1の入力信号V_{IN1}が 電源電位Vccになると、NチャネルMOSトランジスタ 5 がオンすると同時にPチャネルMOSトランジスタ4 がオフし、ノードN1の電位が急峻に降下して接地電位 GNDとなる。また、同時に第1の出力信号 VouTiおよ びPチャネルMOSトランジスタ6のゲートが接地電位 GNDとなり、PチャネルMOSトランジスタ6はオン する。また、第2の入力信号V_{IN2}が接地電位GNDに なると、PチャネルMOSトランジスタ7がオンすると 同時にNチャネルMOSトランジスタ8がオフし、ノー ドN2の電位が急峻に上昇して高電源電位Vppとなる。 また、同時に第2の出力信号VOUT2およびPチャネルM OSトランジスタ3のゲートが高電源電位 V ppとなり、 PチャネルMOSトランジスタ3がオフする。

【0023】この実施例においては、第1の入力信号V IN1 が反転した瞬間にPチャネルMOSトランジスタ4 およびNチャネルMOSトランジスタ5が同時にオンま たはオフし、第2の入力信号VIN2が反転した瞬間にP チャネルMOSトランジスタ7およびNチャネルMOS トランジスタ8が同時にオンまたはオフする。したがっ て、入力信号VIN1 , VIN2 が反転する際に高電位電源 端子1から接地端子2に大きな貫通電流が流れることは ない。

【0024】なお、この実施例では、接地電位GND、 電源電位Vccおよび高電源電位Vppを用い、高電源電位 Vppと接地電位GNDの間にPチャネルMOSトランジ スタ3,4およびNチャネルMOSトランジスタ5を順 に接続したが、これに限るものではなく、接地電位GN D、電源電位-V_{CC}および低電源電位-V_{PP}を用い、低 電源電位-Vppと接地電位GNDの間に2つのNチャネ ルMOSトランジスタおよびPチャネルMOSトランジ スタを順に接続してもよい。

【0025】図3はこの発明の他の実施例によるレベル 変換回路Bの電気回路図である。このレベル変換回路B にあっては、PチャネルMOSトランジスタ9のソース は高電位電源端子1に接続されており、PチャネルMO Sトランジスタ9のドレインはPチャネルMOSトラン ジスタ10のソースに接続され、PチャネルMOSトラ る。したがって、第2の出力信号 V_{0UT2} およびPチャネ 50 ンジスタ10のドレインはノードN4を介してNチャネ

ルMOSトランジスタ11のドレインに接続され、NチャネルMOSトランジスタ11のソースはノードN3を介してインパータ12の出力ノードに接続されている。またPチャネルMOSトランジスタ13のソースは高電位電源端子1に接続されており、PチャネルMOSトランジスタ13のドレインはノードN5を介してNチャネルMOSトランジスタ14のドレインに接続され、NチャネルMOSトランジスタ14のゲートはノードN4に接続され、PチャネルMOSトランジスタ14のゲートはノードN4に接続され、PチャネルMOSトランジスタ9のゲートはノードN5に接続される。

【0026】接地電位GNDと電源電位 V_{CC} の間でレベルが変化する制御信号 V_S がインバータ12の入力ノードに入力され、接地電位GNDと電源電位 V_{CC} の間でレベルが変化する入力信号 V_{IN} がPチャネルMOSトランジスタ10 およびNチャネルMOSトランジスタ11のゲートに入力され、接地電位GNDと高電源電位 V_{PP} の間でレベルが変化する出力信号 V_{OUT} がノードN5から出力される。

【0027】つまり、PチャネルMOSトランジスタ1 3およびNチャネルMOSトランジスタ14はノードN 4とPチャネルMOSトランジスタ9のゲートの間に接 続されるラッチ回路となっている。

【0028】図4は図3のレベル変換回路Bの動作を示すタイムチャートであり、図4 (a) は制御信号 V_S を示し、図4 (b) はノードN3の電位 V_{N3} を示し、図4 (c) は入力信号 V_{IN} を示し、図4 (d) はノードN4の電位 V_{N4} を示し、図4 (e) は出力信号 V_{OUT} を示し、図4 (f) はトランジスタ9, 10, 11に流れる電流 I_3 を示している。

【0029】図4を参照して、初期状態において制御信 号 V_S および入力信号 V_{IN} は接地電位 G_{IN} のであり、ノ ードN4の電位VN4は履歴により高電源電位Vppである ものとする。このとき、制御信号VS が接地電位GND であるからノードN3の電位VN3は電源電位Vccになっ ており、入力信号 V_{IN}が接地電位 G N D であるから P チ ャネルMOSトランジスタ10がオンし、NチャネルM OSトランジスタ11がオフしている。また、ノードN 4が高電源電位VppであるからPチャネルMOSトラン ジスタ13がオフ、NチャネルMOSトランジスタ14 がオンし、ノードN5が接地電位GNDになっている。 したがって、出力信号 VouT が接地電位GNDであり、 PチャネルMOSトランジスタ10がオンしている。こ の状態においては、入力信号 $m V_{IN}$ を反転させてもm Nチャ ネルMOSトランジスタ11のゲートの電位がソースの 電位(すなわち電源電位Vcc)より高くなることがな . く、また、PチャネルMOSトランジスタ11のゲート の電位がソースの電位(すなわち高電源電位Vppより高 くなることがない。したがって、入力信号 V_{IN}のレベル 50 に関係なくPチャネルMOSトランジスタ10は常にオン、NチャネルMOSトランジスタ11は常にオフし、出力信号 V_{OUI} は常に接地電位GNDになっている。

【0030】次いで、時刻toにおいて制御信号VSを接地電位GNDから電源電位Vccに切換えると、ノードN3の電位VN3が電源電位Vccから接地電位GNDに切換わり、回路Bが能動化する。すなわち、続く時刻t1において入力信号VINが接地電位GNDから電源電位Vccに反転すると、NチャネルMOSトランジスタ11がオンし、ノードN4の電位VN4が急峻に降下して接地電位GNDになる。また、同時にPチャネルMOSトランジスタ14がオフし、ノードN5の電位すなわち出力信号Voutが急峻に上昇して高電源電位VppになるとともにPチャネルMOSトランジスタ9がオフする。

【0031】この実施例においては、入力信号VINをPチャネルMOSトランジスタ10およびNチャネルMOSトランジスタ11のゲートに入力しているので、入力信号VINが反転した瞬間にPチャネルMOSトランジスタ11が同時にオンまたはオフする。したがって、入力信号VINが反転する際に高電源電位Vppから接地電位GNDに大きな貫通電流が流れることはない。

【0032】なお、この実施例では、制御信号 V_S に応じてノードN3の電位 V_{N3} を切換えるための論理回路としてインバータ12を用いたが、これに限るものではなく、NOR回路やNAND回路を用いてもよい。

[0033]

【発明の効果】以上のように、この発明によれば、入力信号のレベルが反転したときに第1の電位と第2の電位の間に直列接続された導電形式の異なる第2および第3の電界効果トランジスタが同時にオンまたはオフするので、レベルの反転時において第3の電位と第1の電位の間に大きな貫通電流が流れることがない。

【0034】また、第3の電位と第1の電位との間に第1、第2および第3の電界効果トランジスタのみを接続し、第1の電位を接地電位、第3の電位を半導体装置内において第2の電位から昇圧された電源電位とすれば、回路構成を簡単化することができる。また、この場合もレベルが反転するときに流れる貫通電流を極めて小さくすることができるので、第3の電位の電位降下が生ずることがない。

【0035】また、制御信号に応じて第3の電界効果トランジスタの第1の電極に与える第1の電位を第2の電位に切換えるための論理回路を含めれば、制御信号に応じて第3の電界効果トランジスタを常時オフすることができ、制御信号によって回路を非能動化させたり、能動化させたりすることができる。

7 【図面の簡単な説明】

*【図1】この発明の一実施例によるレベル変換回路の電 気回路図である。

【図2】図1に示したレベル変換回路の動作を示すタイ ムチャートである。

【図3】この発明の他の実施例によるレベル変換回路の 電気回路図である。

【図4】図3に示したレベル変換回路の動作を示すタイ ムチャートである。

【図 5 】従来のレベル変換回路の電気回路図である。

【図6】図5に示したレベル変換回路の動作を示すタイ 10 GND 接地電位 (第1の電位) ムチャートである。

【符号の説明】

3, 6, 9 PチャネルMOSトランジスタ (第1の電 界効果トランジスタ)

4, 7, 10 PチャネルMOSトランジスタ (第2の 電界効果トランジスタ)

5, 8, 11 NチャネルMOSトランジスタ (第3の 電界効果トランジスタ)

12 インバータ (論理回路)

V_{IN}, V_{IN1}, V_{IN2} 入力信号

Vout, Vout1, Vout2 出力信号


Vcc 電源電位 (第2の電位)

Vpp 高電源電位 (第3の電位)

【図1】


[図2]

【図3】



[図4]

【図5】



【図6】

